TP 2 M 3
1. Kondisi [kembali]
Percobaan 3 kondisi 5
Buatlah rangkaian seperti pada modul percobaan 3, kemudian lakukan Load (D = 1001) lalu Shift Left (SR=0) sebanyak 2 kali. Clock 1: load 1001; Clock 2: shift left 0010; Clock 3: shift left 0100. Hasil akhir adalah 0100.
3. Prinsip kerja [kembali]
ketika data paralel dimasukkan melalui input D0 sampai D3, IC 74HC194 akan menyimpannya pada saat mode load dipilih dengan kombinasi S1 dan S0 pada posisi logika 0 0. Pada kondisi ini, ketika pulsa clock pertama diberikan, data 1001 yang masuk dari D0–D3 akan langsung tersimpan di register sehingga keluaran Q menjadi 1001. Setelah data berhasil dimuat, mode kerja diubah menjadi shift left dengan mengatur S1=1 dan S0=0. Pada mode ini, setiap kali pulsa clock diberikan, data yang tersimpan dalam register akan bergeser satu posisi ke kiri, sementara bit baru yang masuk berasal dari input SL. Karena SL diberi logika 0, maka bit yang masuk selalu nol. Pada saat clock kedua diberikan, data 1001 bergeser ke kiri menjadi 0010. Kemudian pada clock ketiga data 0010 bergeser lagi ke kiri menjadi 0100. Dengan demikian, melalui tiga kali pulsa clock, yaitu satu kali untuk load dan dua kali untuk shift left, data awal 1001 berubah menjadi 0100 pada keluaran Q. Hal ini menunjukkan bahwa rangkaian mampu melakukan pemuatan data paralel sekaligus pergeseran data sesuai arah yang dipilih, di mana arah yang digunakan dalam percobaan ini adalah shift left.
4. Vidio Simulasi [kembali]
5. Link download[kembali]
Komentar
Posting Komentar