LA 3 M 3 P 3
Laporan Akhir 3 Modul 3 Sistem Digital
1. Jurnal[kembali]
2. Alat dan Bahan[kembali]
Gambar 3.1 Module D’Lorenzo
Gambar 3.2 Jumper1. Panel DL 2203D2. Panel DL 2203C3. Panel DL 2203S4. Jumper
3. Rangkaian[kembali]
4. Prinsip Kerja Rangkaian[kembali]
menggeser atau memindahkan data biner yang tersimpan di flip-flop internalnya sesuai dengan mode kerja yang dipilih. IC ini memiliki input data paralel (D0–D3), input shift kanan (SR), input shift kiri (SL), serta dua pin kendali mode (S0 dan S1). Kombinasi S0 dan S1 menentukan apakah register bekerja dalam mode hold (tetap), shift kanan, shift kiri, atau parallel load. Pulsa clock (CLK) menjadi pemicu setiap perpindahan data. Setiap kali clock aktif, isi register akan berubah sesuai mode yang sedang dipilih. Jika mode parallel load aktif, data dari D0–D3 langsung dimuat ke dalam register secara bersamaan dan ditampilkan pada output Q0–Q3. Jika mode shift kanan dipilih, maka bit yang tersimpan di register bergeser satu posisi ke kanan, dengan data baru masuk melalui pin SR. Sebaliknya, jika mode shift kiri dipilih, data akan bergeser ke kiri dengan input baru masuk melalui pin SL. Bila mode hold dipilih, data pada Q0–Q3 tetap dipertahankan meskipun ada pulsa clock. Selain itu terdapat input MR (Master Reset) yang berfungsi untuk menghapus seluruh isi register dan mengembalikan output Q0–Q3 ke logika nol. Dengan cara ini, IC bisa dikosongkan sebelum melakukan operasi baru. Output Q0–Q3 yang terhubung ke indikator akan memperlihatkan secara visual bagaimana data biner bergeser atau berubah setiap kali clock diberikan, sesuai dengan kombinasi kontrol yang dipilih. Dengan demikian, rangkaian ini bekerja dengan prinsip memasukkan data lewat input paralel atau serial, lalu menggesernya ke kanan atau kiri secara sinkron setiap kali ada pulsa clock, sementara master reset digunakan untuk mengosongkan isi register.
5. Video Rangkaian[kembali]
6. Analisa[kembali]
Komentar
Posting Komentar